半导体集成电路器件、其制造方法和掩模的制作方法<%=id%>

分类号： H01L21/027;G03F1/08;H01L21/82
颁证日：
优先权：
申请(专利权)人：株式会社日立制作所
地址：日本东京
发明 (设计)人：福田宏
国际申请： CT/JP00/01096 2000.2.25
国际公布： WO01/63653 日 2001.8.30
进入国家日期： 2002.06.20
专利代理机构：中国国际贸易促进委员会专利商标事务所
代理人：王永刚
摘要
　在形成纵横线状电路图形时，进行相位配置使得邻接开口图形间的相位反转，抽出同相位图形邻接的A型相位冲突，和逆相位图形邻接的B型相位冲突，生成解决它们的图形，采用在同一衬底上使具有冲突消除用图形的相位掩模和与之互补地形成设计图形的互补相位掩模进行多次曝光的办法，通过顶多2块移相掩模的多次曝光，使得用现有的投影曝光法一直被认为困难的具有微细节距的庞大且随机的电路图形成为可能，此外，可以在短时间内设计这样的电路图形，可以以低成本制造半导体集成电路器件。
主权项
　权利要求书 1.一种半导体集成电路器件的制造方法，其特征在于：在半导体区域的上部设置的光刻胶膜上形成具有多个直线部分、端部、L形部分和T形部分的开口图形时，通过用由具有与上述图形的上述端部、 L形部分和T形部分对应的第1透光部分的第1掩模和具有与上述图形的上述直线部分对应的第2透光部分的第2掩模构成的2块掩模，对上述光刻胶膜进行多次投影曝光，来形成上述开口图形。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明