相关文章  
  • 一种抗反射膜SiON表面CH4等离子体处理方法
  • 除去有机薄膜的方法和设备
  • 一种降低SiC介电常数的沉积工艺
  • 抗反射膜SiON表面氢等离子体处理方法
  • 深亚微米集成电路Cu阻挡层的制备工艺
  • 半导体器件的制造方法
  • 一种双大马士革结构中铜阻挡层的淀积方法
  • 激光退火设备,TFT装置和相应的退火方法
  • 一种在硅衬底上形成MOS器件的方法
  • 晶片级芯片尺寸封装结构及其工艺
  •   推荐  
      科普之友首页   专利     科普      动物      植物        天文   考古   前沿科技
     您现在的位置在:  首页>>专利 >>专利推广

    测试阵列与测试存储阵列的方法<%=id%>


    颁 证 日:
    优 先 权: 2001.10.25 US 09/983697
    申请(专利权)人: 惠普公司
    地 址: 美国加利福尼亚州
    发 明 (设计)人: L·T·特兰
    国 际 申 请:
    国 际 公 布:
    进入国家日期:
    专利 代理 机构: 中国专利代理(香港)有限公司
    代 理 人: 栾本生;张志醒
    摘要
      测试阵列(100,200)包含行导体(110,210),列导体(120,220)和位于行导体与列导体交点上的存储单元(130,230)。测试阵列(100,200)可使成组(124,214,224)的行导体(110,210)或列导体(120,220)电耦合或联接起来,以便它们可以共享公共端(216,226)。其它所选行和列导体可拥有单独端点(112,122,212,222)。在这种配置中,使用测试装置可以测量出存储单元(130,230)的特性,该存储单元位于拥有单独端点(112,122,212,222)的行导体与列导体的交叉点。将成组的行、列导体联接起来意味着测试阵列(100,200)可使用更少用来与测试装置连接的端点。因此,拥有有限数目的与测试阵列端点连接的探头的测试装置可用于测试各种各样规模的测试阵列(100,200)。
    主权项
      权利要求书 1.一个测试阵列(100,200)包含: 多个第一导体(120,210,220),包含: 至少一组(124,214,224)的第一导体(120,210, 220),其中组(124,214,224)中第一导体(120,210, 220)与组(124,214,224)中公共端(126,216, 226)电耦合和 至少一个第一导体(120,210,220)与端点(122,212, 222)耦合; 多个第二导体(110,210,220)和 多个位于第一、第二导体交点上的存储单元(130,230)。
         

          设为首页       |       加入收藏       |       广告服务       |       友情链接       |       版权申明      

    Copyriht 2007 - 2008 ©  科普之友 All right reserved