相关文章  
  • 半导体装置的制造方法
  • 深亚微米底层无机抗反射层SiON的集成方法
  • 一种降低SiC介电常数的沉积工艺
  • 抗反射膜SiON表面氢等离子体处理方法
  • 深亚微米集成电路Cu阻挡层的制备工艺
  • 半导体器件的制造方法
  • 一种双大马士革结构中铜阻挡层的淀积方法
  • 激光退火设备,TFT装置和相应的退火方法
  • 一种在硅衬底上形成MOS器件的方法
  • 晶片级芯片尺寸封装结构及其工艺
  •   推荐  
      科普之友首页   专利     科普      动物      植物        天文   考古   前沿科技
     您现在的位置在:  首页>>专利 >>专利推广

    使用金属硬罩幕的双镶嵌制程<%=id%>

    205;H01L21/31
    颁 证 日:
    优 先 权:
    申请(专利权)人: 矽统科技股份有限公司
    地 址: 台湾省新竹科学园区
    发 明 (设计)人: 徐震球;李世达
    国 际 申 请:
    国 际 公 布:
    进入国家日期:
    专利 代理 机构: 北京三友知识产权代理有限公司
    代 理 人: 刘朝华
    摘要
      一种使用金属硬罩幕的双镶嵌制程,半导体基底包含有一导线结构、介电分隔层、低介电常数的介电层、金属材质的第一硬罩幕以及第二硬罩幕;于第二硬罩幕中形成第一开口;于第一硬罩幕中形成第二开口,第二开口位于第一开口下方,且第二开口的口径小于第一开口的口径;将未被第一硬罩幕覆盖的介电层去除,直至曝露介电分隔层形成一介层洞;将未被第二硬罩幕覆盖的第一硬罩幕去除;将未被第一硬罩幕覆盖的介电层去除,直至到达一预定深度,于介层洞上方形成一渠沟,介层洞与渠沟构成一双镶嵌开口。具有提升导电层的填充双镶嵌开口的能力。缩短RC延迟时间、减少金属内连线之间的干扰频率,不需另外制作抗反射涂层,使制程简化及制作成本降低。
    主权项
      权利要求书 1、一种使用金属硬罩幕的双镶嵌制程,其特征是:它包括下列步骤: (1)提供一半导体基底,其包含有一导线结构、一介电分隔层覆盖于该 导线结构上、一低介电常数的介电层形成于该介电分隔层上; (2)该介电层表面上形成一第一硬罩幕,且该第一硬罩幕由金属材质所构成; (3)该第一硬罩幕表面上形成一第二硬罩幕; (4)该第二硬罩幕中形成一第一开口,该第一开口位于该导线结构上方; (5)该第一硬罩幕中形成一第二开口,该第二开口位于该第一开口下方, 且该第二开口的口径小于该第一开口的口径; (6)将未被该第一硬罩幕覆盖的该介电层去除,直至曝露该介电分隔层, 以形成一介层洞; (7)将未被该第二硬罩幕覆盖的该第一硬罩幕去除; (8)将未被该第一硬罩幕覆盖的该介电层去除,直至到达一预定深度, 于该介层洞上方形成一渠沟,该介层洞与渠沟构成一双镶嵌开口。
         

          设为首页       |       加入收藏       |       广告服务       |       友情链接       |       版权申明      

    Copyriht 2007 - 2008 ©  科普之友 All right reserved