动态实时数据压缩芯片<%=id%>

分类号： H03M7/30;H04N7/26
颁证日：
优先权：
申请(专利权)人：华北工学院
地址： 030051山西省太原市学院路1号
发明 (设计)人：张文栋;熊继军;刘俊;翟成瑞
国际申请：
国际公布：
进入国家日期：
专利代理机构：山西太原科卫专利事务所
代理人：朱源
摘要
　本发明为动态数据压缩芯片，包含数据输入端口、数据存贮端口和地址端口，与输入端口相连设有一个锁存器，锁存器的输出端连接有非门，该芯片还包含一个加法器，加法器的输入端分别与芯片的数据输入端口和连接于锁存器输出端的非门的输出端相连，还包含受加法器输出端信号控制的三态门、冗余计数器、地址计数器。该动态数据压缩芯片可以实时地对动态数据进行压缩，且每一个样本点是否被存储只跟该样本点以前的样本点以及测试误差限的规定有关系，而跟该样本点以后的样本点没有关系，压缩比高。其结构简单，易于制造。体积小、制造成本低廉。该数据压缩芯片适用于航空航天、石油开采、通讯、气象以及生物医学等需要动态实时进行记录和存储的场合。
主权项
　权利要求书 1、一种动态实时数据压缩芯片，包含原始数据输入线端口DD0-DD7、压缩后数据线端口DB0-DB7和存储器地址线端口q0-q18，其特征为：与原始数据输入线端口相连设有一个锁存器S，锁存器的输出端连接有非门U31 -U38，该芯片还包含一个加法器J，加法器的输入端分别与芯片的原始数据输入线端口DD0-DD7及连接于锁存器输出端的非门U31-U38的输出端B0 -B7相连，加法器的输出端C0-C7分成并联两路，一路经过或门U1、非门U3进入或门U2的输入端，另一路经过与非门U4进入另一输入端为ERR CON 的或门U5，再经过非门U23进入或门U2的输入端，该芯片原始数据输入线端口的线端DD1-DD7，经过三态门b11-b17与压缩后数据线端口的线端DB1 -DB7相连，压缩后数据线端口的线端DB0与输入端接高电位的三态门b10 的输出端相连，该芯片还包含一个冗余计数器count1，该冗余计数器count1 的输出线端QQ0-QQ6经过三态门b21-b27与压缩后数据线端口的线端DB1 -DB7相连，压缩后数据线端口的线端DB0同时与输入端接低电位的三态门 b20的输出端相连，该芯片还包含一个地址计数器counter1，该地址计数器counter1的输出端与芯片的存贮器地址线端口q0-q18相连，其中，锁存器S的时钟端CLK、三态门b10-b17的控制端K、三态门b20-b27的控制端M、冗余计数器count1的时钟端CLOCK经过高低电平转换电路与或门 U2的输出端a相连，冗余计数器count1的清零端sclr经高低电平转换电路与或门U2的输出端a和其自身的输出线端QQ7相连，地址计数器counter1 的时钟端CLOCK经过高低电平转换电路与或门U2的输出端a和冗余计数器的输出线端QQ0-QQ6相连。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明