形成浮动栅存储单元的存储器阵列自对准法和存储器阵列<%=id%>

分类号： H01L27/115;H01L21/8247
颁证日：
优先权： 2001.10.17 US 09/982413;2002.3.20 US 10/105741
申请(专利权)人：硅存储技术公司
地址：美国加利福尼亚州
发明 (设计)人： ·基尔尼安;C·H·王
国际申请：
国际公布：
进入国家日期：
专利代理机构：中国专利代理(香港)有限公司
代理人：邹光新;梁永
摘要
　形成浮动栅存储器单元阵列的自对准方法和由此形成的阵列，每个单元包括在半导体衬底的表面内形成的沟槽，和分离的源和漏区及在这两者间形成的沟道区。漏区在沟槽下面形成，沟道区包括沿沟槽的侧壁垂直延伸的第一部分和沿衬底表面水平延伸的第二部分。在沟道区一部分上面形成与之绝缘的导电浮动栅。隆起的导电材料的源线布置在源区，横向接近浮动栅并且与之隔离。形成导电控制栅，它有布置在沟槽内的第一部分和在浮动栅上方形成与之绝缘的第二部分。
主权项
　权利要求书 1.一种电可写和电可擦的存储器件阵列，包括：具有第一导电类型的半导体材料衬底；在衬底上形成的分离的隔离区，这些隔离区基本上彼此平行，在第一方向上延伸，每对相邻的隔离区之间有一个有源区；在衬底表面内形成的多个沟槽，这些沟槽基本上彼此平行，穿过隔离区和有源区沿基本上与第一方向垂直的第二方向延伸；每个有源区具有多个存储单元，每个存储单元包括：在衬底内形成的具有第二导电类型的分开的第一和第二区，在衬底内这两个区之间形成一个沟道区，其中第二区在沟槽的其中一个的下方形成，其中沟道区具有基本上沿着这一沟槽侧壁延伸的第一部分和基本上沿着衬底表面延伸的第二部分，一个布置在至少是沟道区的一部分上且与之隔离的导电浮动栅；和分别沿着有源区延伸的多个导电控制栅，其中每个控制栅都有布置在沟槽内的第一部分。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明