虚电路-虚拟数字机<%=id%>

所属分类：	计算机软件	项目来源：	863计划
技术持有方姓名：	牛龙平、王晓智	所在地域：	甘肃
是否中介：	否	是否重点项目：	否
技术简介：	“虚电路-虚拟数字机开发平台（以下简称VEC）”是一个类家族库，具有广阔的发散性和延伸性。其主要思想是：采用标准框架实现简单通用的硬件电路系列，用户可以在开发中直接应用；采用可视化对象继承、对象复合、事件挂接等手段编写用户所需要的特定设备；对于无法用软件直接实现的高速硬件设备，需要采用硬件实现，然后使用虚拟电路与真实电路的互联和映射技术，将两个系统相联接。 VEC是面向对象的类型库和自动机理论、硬件电路设备的有机结合。该平台使用 Delphi开发工具，支持跨越进程、平台、网络的联结；支持虚实机器的互联；支持集成电路技术；具有丰富的控件包。 VEC类库框架 VEC 类库主要由以下部分组成：普通设备，它的子类如发光管、开关、旋钮、指示条、电平表、示波器等用户自定义设备对象，可以任意定义设备的结点、寄存器的数目、种类、状态及事件 TC设备，具有 CS属性及事件，它的子类如门电路、译码/解码器、算术、触发、移位数据设备，具有数据总线的设备。读写设备，具有 RW属性及事件，它的子类如寄存器、缓冲器、A/D-D/A、接口设备等地址设备，具有 Address属性及事件，它的子类如 TaddressDevice 内存、CTC、PIO、SIO、PIC、DMA等总线设备，具有 M/IO属性及事件，它的子类如CPU、FPU、TBus、其它的总线设备及接口设备等处理器对象，包括以下子对象TIntelCPU、TMCPU、TZCPU等）总线对象，它包括以下子对象TISABus、TPCIBus、TsingleBus、 TSMPBus等 VCE开发技术 VEC实现了微观上设计细节，在宏观上操作使用，支持不断重复构建的可视化集成电路设计方案，它主要采用了以下技术：可视化对象继承技术，免去大量的代码编写工作。对象复合技术，将不同的多个小对象的功能聚合在一起，达到实现复杂功能的目的，通过集成电路聚合集成电路的方式实现从小规模到中规模到大规模集成电路的不断进化，设计的集成电路规模仅受控于系统资源。电路事件接口的挂接与编程技术，实现虚实电路的连接和具体的特定应用。对象封装技术，可以将设计好的集成电路微缩为图标，隐藏实现细节。支持多进程、多线程的并发执行。不仅支持放置多个CPU，演示多处理机的细节实现；还可以大大提高系统传输与反应速度，在系统内实现数据流中的并发点火概念（>=2.0）。支持动态电路的概念，支持电路联接可以动态改变，电路元件可以动态生成、删除，自动机逻辑可以动态改变。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明