分离式位线结构的非挥发性半导体存储单元<%=id%>

结构的非挥发性半导体存储单元，主位线通过至少一位线选择组件控制，来传送其电位到所选择的次位线，而使选定的区段的存储单元晶体管运作，因此可以避免寄生电容所产生位线负载(BL Loading)。再以存储单元晶体管与位线选择组件分别设计在并排的P井与N井中，就可以进一步避免编程(写入)位线干扰或抹除位线干扰。
主权项
　权利要求书 1、一种分离式位线结构的非挥发性半导体存储单元，包括：一多重结构基底，由下而上依次形成一N型基底、一深P井以及一N井；多个存储单元晶体管，位于该N井内部，其特征是，以数个存储单元晶体管为一区段；该存储单元还包括：至少一位线选择组件，位于该N井内部，且位于该些存储单元晶体管每一区段之间，用以控制任一区段存储单元晶体管的运作；至少一隔离区，位于每一区段存储单元晶体管与该位线选择组件之间；一主位，电性连接到该位位线选择组件一端；以及至少一次位线，分别电性连接到每一区段的所有该些存储单元晶体管与该位线选择组件另一端。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明