具有预取指令的微处理器及预取至其高速缓存的方法<%=id%>

本发明涉及一种执行重复预取指令(REP PREFETCH)的微处理器及预取快取线至其高速缓存的方法。该重复预取指令预取多条快取线，其中快取线的数量可于指令中指定。该指令是由Pentium III PREEETCH运算码所指定，运算码前则有REP字符串指令前置码。程序员于ECX缓存器中指定所要预取快取线的计数值，类似于REP字符串指令的重复计数值。第一条快取线的有效地址，则以类似常见PREFETCH指令的方式来指定。若现行预取的快取线的地址未命中TLB，或者现行处理器层级改变，则停止REP PREFETCH指令的执行。此外，只有在自由响应缓冲器的数量大于一可程序化的门槛值时，才预取一快取线。该预取动作是在比其它需要存取高速缓存或TLB的动作还低的优先权下执行。
主权项
　权利要求书 1.一种具有预取指令的微处理器，该预取指令指定一组快取线，以将其从一系统内存预取至该微处理器的一高速缓存中，其特征在于，该微处理器包含：一预取计数缓存器，以储存所余的待预取快取线的一计数；一通用缓存器，耦接至该预取计数缓存器，用以储存该计数的一初始值，该初始值由先于该预取指令执行的一指令加载该通用缓存器中；一控制逻辑，耦接至该预取计数缓存器，用以将该初始值从通用缓存器复制至预取计数缓存器，以响应译码该预取指令的动作。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明