|
|
|
|
|
|
|
|
分 类 号：
H04B17/00
颁 证 日：
优 先 权：
申请(专利权)人：
北京和利时系统工程股份有限公司
地 址：
100096北京市海淀区西三旗建材城中路10号
发 明 (设计)人：
贾凌武;朱毅明;郝志坚
国 际 申 请：
国 际 公 布：
进入国家日期：
专利 代理 机构：
北京海虹嘉诚专利代理有限公司
代 理 人：
李正清
摘要
本发明的名称是：一种数字信号的检测方法，属于数字信号检测领域。主要解决数字信号检测过程中的现场总线数据传输负担很大的问题。技术方案是：采用下列步骤：采用两个时钟，一个时钟用于数字信号的同步与检测，另一个时钟产生用于记录数字信号变化时的时标；每路数字信号经同步后，如果有沿的跳变，沿检测电路产生一个正脉冲，使用该正脉冲信号将时标信号锁存，同时该正脉冲经编码后选通记录时标信号的多路开关；每路数字信号的沿检测电路，经逻辑组合、同步后，产生一个滞后选通多路开关的正脉冲信号，该信号将时标信号和数字输入的当前状态组成字写入FIFO；FIFO存入的组成字数量超过设定的深度时，产生FLAG信号，FLAG信号作为状态信号或者中断信号通知CPU读取FIFO中的数据。适用于工业过程采集和控制系统的的数据传输、对SOE的处理、逻辑分析设备以及老设备的技术改造。
主权项
权利要求书
1、一种数字信号的检测方法，其特征在于，包括下列步骤：
采用两个时钟，一个时钟用于数字信号的同步与检测，另一个时钟产生用于
记录数字信号变化时的时标；
每路数字信号经同步后，如果有沿的跳变，沿检测电路产生一个正脉冲，使
用该正脉冲信号将时标信号锁存，同时该正脉冲经编码后选通记录时标信号
的多路开关；
每路数字信号的沿检测电路，经逻辑组合、同步后，产生一个滞后选通多路
开关的正脉冲信号，该信号将时标信号和数字输入的当前状态组成字写入
FIFO；
FIFO存入的组成字数量超过设定的深度时，产生FLAG信号，FLAG信号
作为状态信号或者中断信号通知CPU读取FIFO中的数据。
|
|
|
|
|
设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明
Copyriht 2007 - 2008 © 科普之友 All right reserved |
