台积电与ARM联合开发65nm测试芯片工耗减半待机时间减至1/10（图）<%=id%>

_blank>

DAC上的TSMC展位
... 日经BP社2006年7月28日报道. 　台湾台积电（Taiwan Semiconductor Manufacturing，TSMC）与英国ARM公司联合开发成功了面向65nm工艺低耗电LSI设计的测试芯片。“65nm工艺的芯片制造在半导体代工厂商中尚无先例”（北美TSMC）。为分别减小工作时和待机时的耗电，此次的测试芯片在TSMC的制造工艺中首次采用了新的电路技术。具体而言，为减小工作时的耗电，引入了动态控制电源电压和工作频率的技术。通过这一动态控制技术的应用，每种工作模式都可以使用最低的电源电压来驱动。这样，就把工作时的耗电减小到了原来的1/2以下。
... 为减小待机时的耗电，采用了“Coarse Grain”方式的“MTCMOS”技术，通过开关断掉不工作的电路时钟的电源。这样，待机时的耗电大约可以减至原来的1/10。作为MTCMOS技术的实现手段，原来采用的方法是每个门电路附带一个开关的，而此次则采用了一定规模的电路使用一个开关的“Coarse Grain”方式。与Fine Grain方式相比，Coarse Grain方式具有待机电流更小、电路面积更小的特点。
... 两公司此次试制的测试芯片中，除CPU内核“ARM926EJ-S”外，还集成了低耗电的内存块、Level Shifter、Retention型正反器电路、多个电源区域用的分离单元等。测试芯片的制造中采用了低漏电工艺。
.
.
中国科技资讯网

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明

台积电与ARM联合开发65nm测试芯片 工耗减半待机时间减至1/10（图）<%=id%>

台积电与ARM联合开发65nm测试芯片工耗减半待机时间减至1/10（图）<%=id%>