讲逻辑的碳纳米管？？计算机电路纳米化<%=id%>

科学家使用具有高介电常数的材质作为绝缘体，制造出以碳纳米管为导电通路的场效晶体管及逻辑电路，为计算机电路纳米化又提供了一线曙光。
　　由于计算机的运算速度取决于其中逻辑电路的设计及大小，如何将现有的半导体组件缩小而维持低功率的消耗，就成了开发工程师们努力研究的方向。当IBM与Intel都声称将量产最小线宽90nm的新一代计算机时，史丹福大学的Ali Javey所属的研究小组，与康乃尔大学及普渡大学的科学家们合作，尝试从分子电子学(molecular electronics) 的角度，来制造以碳纳米管为导电通路的场效晶体管及逻辑电路。
　　当晶体管的尺寸缩小时，技术上所面临最大的挑战，就是如何在极小的面积上继续维持足够的耦合电容来控制组件，以及如何解决因穿隧效应(因组件大小接近量子效应尺度)导致的漏电问题。现今的晶体管超过95%以上均以硅元素为原料，用来作为电极-导电通路之间绝缘体的则是SiO2。由于SiO2的介电常数不高(~3.9)，当晶体管电极面积缩小时，其耦合电容(与介电常数，电极面积成正比，与绝缘体厚度成反比)将无法继续维持。这个限制使得以硅元素制造的晶体管面临了技术上难以突破的瓶颈。
　　有鉴于此，Ali Javey等人尝试使用ZrO2(介电常数高达20~30)代替SiO2作为绝缘体。他们更使用原子层沉积技术(ALD, atomic-layer deposition) ，可以准确地控制ZrO2的厚度达到数纳米。如此，组件的耦合电容就不至受到尺寸缩小的影响。并且，Ali Javey等人所制造的晶体管乃是以单壁碳纳米管为导电通路。因为碳纳米管可提供较高的电流密度，以及其中的电流载子在导电时不受到散射的影响，为ballistic transport。
　　Ali Javey等人是先在导电硅芯片基板(作为底部电极)上长了一层SiO2(作为底部电极与碳纳米管间的绝缘体) ，然后将单壁碳纳米管以化学气相沉积( CVD，chemical vapour deposition) 的方式成长在SiO2上。在形成源极、闸级电极后，再以ALD将ZrO2均匀地镀在组件表面。最后以电子束蚀刻的方式，将顶部电极选择性地镀于仅含碳奈米管的区域(防止顶部电极与源极，闸级之间的漏电及耦合)。
　　由于碳纳米管合成的条件，Ali Javey等人的碳纳米管晶体管是属p-type的导电特性(电流随着电极正电压增加而减少)。如此制成的晶体管具有70mV/decade的subthreshold swing(决定组件尺度缩小的指数)，transconductance达6000 S/m，电流载子的移动率达3000cm2/Vs。这些数据与其它已知用碳纳米管作成的场效晶体管比起来，都有过之而无不及。除此之外，他们也将所制成的组件组成逻辑电路，也得到达60的电压放大率，是现今碳纳米管逻辑电路中表现最好的。
　　经由将碳纳米管在氢气中高温加热(400C一小时)，Ali Javey等人可制成属n-type(电流随着电极正电压增加增加而增加)的碳纳米管晶体管，具有90-100mV/decade的subthreshold swing，600 S/m的transconductance，以及达1000cm2/Vs的电流载子移动率。虽然与其它已知用碳纳米管作成的场效晶体管比起来,已经是优越许多，但是要作为逻辑电路之用，还须在subthreshold swing及降低导电电阻上改进。
　　人们也许会问，与现有的MOSFET相比，Ali Javey等人的碳纳米管晶体管表现如何。由于两种组件的基本结构不同(MOSFET：平面式导电通路，碳纳米管：圆柱形电通路) ，在其文章中，Ali Javey并没有提供具体的答案。尽管如此，他们的研究成果仍为汲汲于计算机电路微型化的科学家，提供了另一个值得尝试的方向。

设为首页 | 加入收藏 | 广告服务 | 友情链接 | 版权申明